그래핀은 평면 원자 구조 및 독특한 전자 구조 덕분에 여러 분야에서 주목을 받고 있다. 특히, 이차원의 그래핀 고유 특성을 연구하기 위한 전계 효과 트랜지스터(FET; Field Effect Transistor) 및 높은 인장강도의 그래핀 박막, 그리고 얇은 두께의 장점을 활용한 울트라커패시터(ultracapacitor) 및 투명 전도성 박막등의 분야가 있다. 미국 IBM의 Thomas J. Watson Research Center 및 University of California의 연구진은 공동으로 그래핀을 이용한 플래쉬 메모리(GFM; Graphene Flash Memory)를 개발했다. 연구 결과는 2011년 8월 22일자 ACS Nano지에 “Graphene Flash Memory”란 제목으로 게재됐다.

연구진은 그래핀 플래쉬 메모리의 전기적 특성을 분석하기 위해, 그림 1과 같은 공정을 따라 다량의 소자를 제작했다. 먼저, 보론(B; boron)이 도핑된 실리콘 기판을 피라나 용액(piranha solution, H2SO4+H2O2)을 이용해 클리닝하고, 자연적으로 발생하는 산화층을 제거하기 위해 BOE(Buffered Oxide Etchant, HF+NH4F+H2O)에 담궜다. 그리고 1000도에서 약 7초간 급속열산화법(RTO; Rapid Thermal Oxidation)을 통해 5 nm 두께의 산화실리콘층을 형성했다.

이번 연구에 활용된 그래핀은 25 um 구리 호일 위에 메탄(CH4) 100 sccm, 수소(H2) 25 sccm을 주입하여 통상적인 화학기상증착법(CVD; Chemical Vapor Deposition)을 통해 성장한 것으로, 성장전 수소 주입과 함께 촉매금속의 사전 열처리를 통해 그레인 크기를 확장시켰다. 1000도에서 성장 과정을 진행한 후, 분당 20도의 속도로 냉각을 진행하고 PMMA(polymethylmethacrylate)를 이용해 앞에서 준비해 산화실리콘층 위에 그래핀을 옮겼다.

옮겨진 그래핀의 퀄리티는 그림 2.의 (e,f)에서 나타난 라만 스펙트럼을 통해 확인할 수 있다. 그리고 원자층증착법(ALD; Atomic Layer Deposition)을 이용해 35 nm 두께의 산화 알루미늄층을 증착하며, 마지막으로 전극 형성을 통해 소자 제작 공정을 마무리했다.

플래쉬 메모리 소자는 크게 두가지로 나눌 수 있는데, 첫번째로는 현재 널리 이용되고 있는 floating-gate (FG) 플래쉬 메모리가 있고, 두번째로는 이머징 테크놀로지인 charge-trap (CT) 플래쉬 메모리가 있다. 통상적으로 폴리실리콘을 이용하는 FG 소자는 프로그램/소거 전압(program/erase voltage)이 약 20 V로 매우 크다. 이는 폴리실리콘 내에 낮은 상태밀도(DOS; Density of State) 때문에 높은 GCRs을 요구하게 된다. GCRs이란 gate-coupling ratio의 약자로, 산화 터널링층, 즉 이 소자에서는 산화 실리콘층과 전체 채널과 게이트를 통과하는 전압 사이에 발생하는 전압 강하 비율을 의미한다.

반면에 그래핀은 반금속(semimetal)의 특성을 지니기 때문에 높은 상태밀도를 갖게 된다. 금속의 경우는 안정적인 공유결합을 이루고 있는 그래핀 시트에 비해, 금속 원자의 이동이 발생하기 때문에 소자로 활용하기에 불안정하다.

그 림 3.(b)은 단일층 그래핀(SLG; Single Layer Graphene)을 적용한 GFM 소자의 특성으로, 7V의 프로그램/소거 전압 범위에서 2V의 메모리 윈도우를 나타낸다. (a)에서 나타난 다중층 그래핀(MLG; Multi Layer Graphene) 소자의 경우 그래핀 층의 두께가 상대적으로 두껍기 때문에 넓은 메모리 윈도우를 갖게 된다.

SLG 를 이용한 플래쉬 메모리는 -3.89 V의 초기 문턱 전압을 나타내는데, 이는 MLG 소자의 -1.33 V보다 상당히 큰 값이다. 이러한 큰 문턱 전압은 그래핀이 대기중의 분자, 소자 패터닝에 활용되는 포토레지스트(photoresist), 그리고 상부에 놓인 산화 알루미늄에 의해 p-type으로 도핑됐음을 의미하는 것이다. 또한 그래핀의 결함에 의해 산화 실리콘층과 그래핀층 계면에 계면 준위(interface state)를 형성하거나 산화층의 댕글링 본드(dangling bond)에 의해 추가적인 p-type 도핑이 가능하다. MLG는 SLG에 비해 상대적으로 그 효과를 상쇄시킬 수 있기 때문에 문턱 전압이 낮게 나타나는 것이다.

이 밖에도 제작된 그래핀 플래쉬 메모리 소자는 긴 보존시간(retention time), 그리고 개별 메모리간 낮은 간섭등 여러 장점을 바탕으로, 그래핀의 잠재력을 다시 한번 입증시킨 결과로 평가된다.

그 림 1. 그래핀 플래쉬 메모리 제작 과정. (a) 피라나 용액과 BOE를 이용한 실리콘 기판 클리닝. (b) 급속열산화법을 이용한 산화실리콘층 형성. (c) 화학기상증착법을 이용해 성장된 그래핀 전사(transfer). (d) 원자층증착법을 통한 산화알루미늄 증착. (e) 통상적인 포토리소그래피를 이용한 전극 형성. (f) Cl2 건조 식각 및 산소 플라즈마 식각 공정을 통해 소자의 각 소자의 isolation.

그림 2. 그래핀 플래쉬 메모리 소자의 절단면 투과전자현미경 이미지. (a, b) 다중층 그래핀 위에 35 nm 두께로 형성된 산화알루미늄층이 형성된 소자 및 그 확대 이미지로, 산화 실리콘 층의 두께는 약 5 nm임을 알 수 있다. (c, d) 단일층 그래핀 위에 형성된 GFM 소자의 TEM 이미지. (e, f) 산화 실리콘 위에 올려진 다중층 그래핀, 단일층 그래핀의 라만 스펙트럼.

그림 3. 제작된 GFM 소자의 정전용량-전압(Capacitance-Voltage) 측정. (a, b) 각각 다중층 그래핀, 단일층 그래핀을 이용한 경우이며, 삽입된 그래프는 그래핀이 없는 경우의 특성이다.